Kontroler Microsemi SmartFusion2 FIFO bez instrukcji konfiguracji pamięci
Wstęp
Kontroler FIFO bez pamięci generuje tylko logikę kontrolera FIFO. Rdzeń ten jest przeznaczony do użytku z dwuportową dużą pamięcią SRAM lub Micro SRAM. Kontroler FIFO bez pamięci jest niezależny od kaskadowania głębokości i szerokości bloków RAM. Kontroler FIFO bez pamięci ma szczegółowość pojedynczej lokalizacji RAM z flagami pustymi/pełnymi. Obsługuje wiele innych opcjonalnych portów stanu, co zwiększa widoczność i użyteczność. Te opcjonalne porty opisano bardziej szczegółowo w poniższych sekcjach. W tym dokumencie opisujemy, jak skonfigurować kontroler FIFO bez instancji pamięci i definiujemy sposób podłączenia sygnałów.
1 Funkcjonalność
Zapisz głębokość/szerokość i odczytaj głębokość/szerokość
Zakres głębokości dla każdego portu wynosi 1-99999. Zakres szerokości dla każdego portu wynosi 1-999. Obydwa porty można niezależnie skonfigurować dla dowolnej głębokości i szerokości. (Głębokość zapisu * Szerokość zapisu) musi być równa (Głębokość odczytu * Szerokość odczytu).
Pojedynczy zegar (CLK) lub niezależne zegary zapisu i odczytu (WCLOCK, RCLOCK)
Kontroler FIFO bez pamięci oferuje konstrukcję z dwoma lub jednym zegarem. Konstrukcja z podwójnym zegarem umożliwia niezależne domeny zegara odczytu i zapisu. Operacje w domenie odczytu są synchroniczne z zegarem odczytu, a operacje w domenie zapisu są synchroniczne z zegarem zapisu. Wybranie opcji pojedynczego zegara skutkuje znacznie prostszą, mniejszą i szybszą konstrukcją. Domyślna konfiguracja kontrolera FIFO bez pamięci to pojedynczy zegar (CLK) do sterowania WCLOCK i RCLOCK tym samym zegarem. Usuń zaznaczenie pola wyboru Pojedynczy zegar, aby sterować niezależnymi zegarami (po jednym dla zapisu i odczytu). Polaryzacja zegara — kliknij strzałkę w górę lub w dół, aby zmienić aktywną krawędź zegarów zapisu i odczytu. Jeśli używasz jednego zegara, możesz wybrać tylko CLK; jeśli używasz niezależnych zegarów, możesz wybrać polaryzację zarówno WCLOCK, jak i RCLOCK.
Zapis Włącz (WE)
WE kontroluje, kiedy dane zapisu są zapisywane na adresie zapisu (MEMWADDR) pamięci RAM na zboczu zegara. WE Polarity – kliknij strzałkę w górę lub w dół, aby zmienić aktywne zbocze sygnału WE.
Odczyt Włącz (RE)
Potwierdzenie RE powoduje odczytanie danych RAM pod adresem odczytu (MEMRADDR). RE Polarity – kliknij strzałkę w górę lub w dół, aby zmienić aktywne zbocze sygnału RE.
Zezwalaj na zapis, gdy FIFO jest pełne
Zaznacz to pole wyboru, aby umożliwić FIFO kontynuację zapisu, gdy jest pełny. Twoja istniejąca wartość FIFO zostanie nadpisana.
Zezwalaj na odczyt, gdy FIFO jest puste
Zaznacz to pole wyboru, aby umożliwić FIFO kontynuację odczytu, gdy jest pusty.
Reset asynchroniczny (RESET)
Podanie aktywnego, niskiego sygnału RESET resetuje kontroler FIFO bez pamięci. RESET Polarity – Kliknij strzałkę w górę lub w dół, aby zmienić aktywne zbocze sygnału RESET.
Generowanie flag w kontrolerze FIFO bez pamięci
Flagi w kontrolerze FIFO bez pamięci generowane są w następujący sposób:
- Flagi Pełny, Pusty, Prawie pełny i Prawie pusty są zarejestrowanymi danymi wyjściowymi tego modułu.
- Flagi Prawie pełne i Prawie puste to porty opcjonalne; możesz ustawić wartości progowe statycznie lub dynamicznie.
- Aby ustawić stałą wartość progu: odznacz pole wyboru obok portu AFVAL lub AEVAL; powoduje to wyłączenie portów i włączenie pola sterowania tekstem obok portów AFULL / AEMPTY. Wprowadź żądany próg statyczny w tym polu.
– Aby ustawić dynamiczną wartość progu, zaznacz pola wyboru obok portu AFVAL lub AEVAL, umożliwi to generowanie rdzenia z jedną lub obiema magistralami. Następnie możesz dynamicznie wprowadzać żądane wartości progowe. - Flaga Pełna jest potwierdzana w tym samym zegarze, w którym zapisywane są dane wypełniające FIFO.
- Flaga Pusta jest potwierdzana w tym samym zegarze, w którym odczytywane są ostatnie dane z FIFO.
- Flaga Prawie Pełna jest aktywowana na tym samym zegarze, na którym osiągnięto próg.
- Flaga Prawie pusta jest aktywowana na tym samym zegarze, na którym osiągnięto próg. Na przykładample, jeśli określisz prawie pusty próg 10, flaga potwierdza ten sam zegar odczytu, który powoduje, że FIFO zawiera 10 elementów.
2 Obszar i prędkość w kontrolerze FIFO
Rozmiar i częstotliwość działania kontrolera FIFO zależy od konfiguracji i włączonych opcjonalnych funkcji; zauważ, że:
- Konstrukcja z pojedynczym zegarem będzie mniejsza i szybsza; dzieje się tak dlatego, że synchronizatory i szare kodery/dekodery nie są wymagane.
- Głębokości portów, które nie są potęgą 2, spowodują utworzenie większego i wolniejszego projektu. Powodem jest to, że optymalizacja logiczna zachodzi dla głębokości potęgi 2. Zatem, jeśli potrzebujesz FIFO 66 x 8, może to być bardziej zaawansowanetagMożesz wybrać głębokość FIFO 64 lub 128, jeśli problemem jest obszar i/lub prędkość.
3 diagramy czasowe
Napisz operację
Podczas operacji zapisu, gdy sygnał WE jest potwierdzony, FIFO przechowuje wartość na magistrali DATA w pamięci. Sygnał WACK jest potwierdzany za każdym razem, gdy nastąpi pomyślna operacja zapisu na FIFO. Jeśli FIFO się zapełni, zostanie wyświetlona flaga FULL, wskazując, że nie można zapisać więcej danych. Flaga AFULL jest aktywowana, gdy liczba elementów w FIFO jest równa kwocie progowej. Jeśli zostanie podjęta próba zapisu, gdy FIFO jest pełne, w następnym cyklu zegara pojawi się sygnał OVERFLOW, wskazując, że wystąpił błąd. Sygnał OVERFLOW jest potwierdzany dla każdej operacji zapisu, która kończy się niepowodzeniem. JakampSchemat taktowania FIFO z konfiguracją głębokości 4, prawie pełną wartością ustawioną na 3 i narastającym zboczem zegara pokazano na rysunku 3-1.
Przeczytaj operację
Podczas operacji odczytu, gdy zostanie potwierdzony sygnał RE, FIFO odczytuje wartość danych z pamięci na szynę Q. Dane są dostępne dla klienta przez dwa cykle zegara po zatwierdzeniu RE, dane te są przechowywane na magistrali do czasu potwierdzenia kolejnego RE. Sygnał DVLD jest dostarczany w tym samym cyklu zegara, w którym dostępne są dane. Dlatego logika klienta może monitorować sygnał DVLD w celu wskazania prawidłowych danych. Jednakże DVLD stwierdza tylko w pierwszym cyklu zegara, że nowe dane są dostępne, podczas gdy rzeczywiste dane mogą nadal znajdować się na magistrali danych. Jeśli FIFO zostanie opróżnione, zostanie potwierdzona flaga EMPTY, aby wskazać, że nie można odczytać więcej elementów danych. Flaga AEMPTY jest aktywowana, gdy liczba elementów w FIFO jest równa ustawionej wartości progowej. Jeśli zostanie podjęta próba odczytu, gdy FIFO jest puste, w następnym cyklu zegara pojawi się sygnał UNDERFLOW, wskazując, że wystąpił błąd. Sygnał UNDERFLOW jest potwierdzany dla każdej operacji odczytu, która kończy się niepowodzeniem.
JakampSchemat taktowania FIFO z konfiguracją głębokości 4, prawie pustą wartością ustawioną na 1 i narastającym zboczem zegara pokazano na rysunku 3-2.
Operacje ze zmiennym współczynnikiem proporcji
FIFO o zmiennej szerokości aspektu ma różne konfiguracje głębokości i szerokości dla strony zapisu i odczytu. Podczas korzystania z tego typu FIFO należy wziąć pod uwagę kilka specjalnych kwestii:
Kolejność danych – strona zapisu ma mniejszą szerokość niż strona odczytu: FIFO rozpoczyna zapis w najmniej znaczącej części pamięci. (patrz diagram czasowy poniżej)
- Kolejność danych – strona zapisu ma większą szerokość niż strona odczytu, tj. FIFO rozpoczyna czytanie od najmniej znaczącej części pamięci. Oznacza to, że jeśli pierwszym słowem po stronie zapisu jest 0xABCD, słowa odczytane z FIFO będą miały postać 0xCD, po której nastąpi 0xAB.
- Generowanie pełnej flagi – FULL jest potwierdzane, gdy nie można zapisać pełnego słowa z perspektywy zapisu. FULL jest usuwane tylko wtedy, gdy w FIFO jest wystarczająco dużo miejsca, aby zapisać pełne słowo ze współczynnika proporcji zapisu. (patrz diagram czasowy na rysunku 3-3)
- Generowanie pustej flagi – EMPTY jest usuwane tylko wtedy, gdy można odczytać pełne słowo z odczytanego współczynnika kształtu. EMPTY jest stwierdzane, jeśli FIFO nie zawiera pełnego słowa z odczytanego współczynnika kształtu (patrz diagram czasowy na rysunku 3-3).
- Konsekwencją generowania flagi stanu jest to, że w FIFO może znajdować się częściowe słowo, które może nie być od razu widoczne po stronie odczytu. Na przykładample, rozważ sytuację, gdy strona zapisu ma mniejszą szerokość niż strona odczytu. Strona pisząca zapisuje 1 słowo i kończy. W tego typu scenariuszu aplikacja korzystająca z FIFO musi rozważyć, co reprezentuje częściowe słowo danych.
- Jeśli częściowe słowo danych nie może być przetworzone w dalszej części, nie ma sensu wyjmowanie go z FIFO, dopóki nie osiągnie pełnego słowa. Jeśli jednak słowo częściowe zostanie uznane za prawidłowe i może być przetwarzane dalej w stanie „niekompletnym”, wówczas należy zaprojektować inny rodzaj mechanizmu, który poradzi sobie z tym warunkiem.
Rysunek 3-3 ilustruje sytuację, w której strona zapisu ma szerokość x4, a strona odczytu ma szerokość x8.
4 Opis portu
Tabela 4-1 zawiera listę kontrolera FIFO bez sygnałów pamięci w wygenerowanym makrze.
Wsparcie produktu
Microsemi SoC Products Group wspiera swoje produkty różnymi usługami wsparcia, w tym obsługą klienta, centrum wsparcia technicznego klienta, a webwitryna internetowa, poczta elektroniczna i biura sprzedaży na całym świecie. Ten dodatek zawiera informacje na temat kontaktowania się z Microsemi SoC Products Group i korzystania z tych usług pomocy technicznej.
Obsługa klienta
Skontaktuj się z działem obsługi klienta, aby uzyskać nietechniczne wsparcie dotyczące produktu, takie jak wycena produktów, aktualizacje produktów, informacje o aktualizacjach, status zamówienia i autoryzacja.
Z Ameryki Północnej zadzwoń pod numer 800.262.1060 Z reszty świata zadzwoń pod numer 650.318.4460 Faks, z dowolnego miejsca na świecie pod numer 408.643.6913
Centrum wsparcia technicznego klienta
Microsemi SoC Products Group zatrudnia w Centrum Wsparcia Technicznego Klienta wysoko wykwalifikowanych inżynierów, którzy mogą pomóc odpowiedzieć na pytania dotyczące sprzętu, oprogramowania i projektowania dotyczące produktów Microsemi SoC. Centrum pomocy technicznej dla klientów spędza dużo czasu na tworzeniu notatek aplikacyjnych, odpowiedzi na często zadawane pytania dotyczące cyklu projektowania, dokumentacji znanych problemów i różnych często zadawanych pytań. Dlatego zanim się z nami skontaktujesz, odwiedź nasze zasoby online. Jest bardzo prawdopodobne, że odpowiedzieliśmy już na Twoje pytania.
Wsparcie techniczne
Odwiedź dział obsługi klienta webStrona (www.microsemi.com/soc/support/search/default.aspx), aby uzyskać więcej informacji i wsparcia. Wiele odpowiedzi dostępnych w wyszukiwarce web zasobu obejmują diagramy, ilustracje i łącza do innych zasobów w witrynie webstrona.
Webstrona
Możesz przeglądać różne informacje techniczne i nietechniczne na stronie głównej SoC pod adresem www.microsemi.com/soc.
Kontakt z Centrum Wsparcia Technicznego Klienta
Wysoko wykwalifikowani inżynierowie pracują w Centrum Wsparcia Technicznego. Z Centrum Wsparcia Technicznego można skontaktować się za pośrednictwem poczty elektronicznej lub za pośrednictwem Microsemi SoC Products Group webstrona.
E-mail
Możesz przesyłać swoje pytania techniczne na nasz adres e-mail i otrzymywać odpowiedzi e-mailem, faksem lub telefonicznie. Ponadto, jeśli masz problemy z projektem, możesz wysłać swój projekt e-mailem files, aby otrzymać pomoc. Stale monitorujemy konto e-mail przez cały dzień. Wysyłając do nas prośbę, pamiętaj o podaniu imienia i nazwiska, nazwy firmy oraz danych kontaktowych w celu sprawnego przetworzenia prośby. Adres e-mail pomocy technicznej to soc_tech@microsemi.com.
Moje sprawy
Klienci Microsemi SoC Products Group mogą zgłaszać i śledzić sprawy techniczne online, przechodząc do sekcji Moje sprawy.
Poza USA
Klienci potrzebujący pomocy poza strefami czasowymi USA mogą skontaktować się z pomocą techniczną za pośrednictwem poczty e-mail (soc_tech@microsemi.com) lub skontaktuj się z lokalnym biurem sprzedaży. Listę biur sprzedaży można znaleźć pod adresem www.microsemi.com/soc/company/contact/default.aspx.
Wsparcie techniczne ITAR
Aby uzyskać pomoc techniczną dotyczącą układów FPGA RH i RT, które są regulowane przez przepisy dotyczące międzynarodowego handlu bronią (ITAR), skontaktuj się z nami za pośrednictwem soc_tech_itar@microsemi.com. Ewentualnie w Moich sprawach wybierz Tak z listy rozwijanej ITAR. Pełną listę układów Microsemi FPGA podlegających przepisom ITAR można znaleźć w ITAR web strona.
Siedziba firmy Microsemi One Enterprise, Aliso Viejo CA 92656 USA W USA: +1 949-380-6100 Sprzedaż: +1 949-380-6136 Faks: +1 949-215-4996
Microsemi Corporation (NASDAQ: MSCC) oferuje kompleksowe portfolio rozwiązań półprzewodnikowych dla: przemysłu lotniczego, obronnego i bezpieczeństwa; przedsiębiorczość i komunikacja; oraz rynki energii przemysłowej i alternatywnej. Produkty obejmują wysokowydajne i niezawodne urządzenia analogowe i RF, układy scalone z sygnałem mieszanym i RF, konfigurowalne układy SoC, układy FPGA i kompletne podsystemy. Siedziba Microsemi znajduje się w Aliso Viejo w Kalifornii. Dowiedz się więcej na stronie www.microsemi.com.
© 2012 Microsemi Corporation. Wszelkie prawa zastrzeżone. Microsemi i logo Microsemi są znakami towarowymi firmy Microsemi Corporation. Wszystkie inne znaki towarowe i znaki usługowe są własnością ich odpowiednich właścicieli.
Dokumenty / Zasoby
 |
Kontroler Microsemi SmartFusion2 FIFO bez konfiguracji pamięci [plik PDF] Instrukcja użytkownika Kontroler SmartFusion2 FIFO bez konfiguracji pamięci, SmartFusion2, Kontroler FIFO bez konfiguracji pamięci, Konfiguracja pamięci |
