Płytka DIGILENT Anvyl FPGA

Informacje o produkcie

Płyta AnvylTM FPGA to wysokowydajna płyta logiczna zoptymalizowana do użytku z układem FPGA Spartan-6 LX45. Oferuje różne funkcje, w tym 6,822 warstw, 2.1 Mb szybkiej pamięci RAM, kafelki zegara z DCM i PLL, plastry DSP i prędkości zegara powyżej 500 MHz. Płytka jest również dostarczana z obszerną kolekcją projektów referencyjnych i wsparcia dla płyt głównych, a także dużą kolekcją kart dodatkowych dostępnych w Digilent webstrona.

Funkcje płytki AnvylTM FPGA obejmują opcje konfiguracji FPGA, wymagania dotyczące zasilania oraz kompatybilność z systemem Adept dla łatwego programowania.

Konfiguracja układu FPGA:
Płytka Anvyl ma wbudowaną zworkę trybu (JP2), która umożliwia wybór pomiędzy JTAG/Tryby programowania USB i ROM. Jeśli JP2 nie jest załadowany, FPGA automatycznie skonfiguruje się z pamięci ROM. Jeśli JP2 jest załadowane, układ FPGA pozostanie bezczynny po włączeniu zasilania, dopóki nie zostanie skonfigurowany z JTAG lub Szeregowy port programowania (pamięć USB).

Zarówno Digilent, jak i Xilinx dostarczają oprogramowanie do programowania FPGA i SPI ROM. Programowanie files są przechowywane w FPGA w komórkach pamięci opartych na SRAM. Te dane definiują funkcje logiczne FPGA i połączenia obwodów i pozostają ważne do czasu usunięcia przez odłączenie zasilania, potwierdzenie wejścia PROG_B lub nadpisanie przez nową konfigurację file.

FPGA można również zaprogramować z pendrive'a sformatowanego w FAT podłączonego do portu USB-HID HOST (J14), jeśli pendrive zawiera pojedynczą konfigurację .bit file w katalogu głównym ładowany jest JP2, a zasilanie płyty jest włączane i wyłączane. Układ FPGA automatycznie odrzuci każdy bit files, które nie są zbudowane dla właściwego FPGA.

Zasilacze:
Płytka Anvyl wymaga zewnętrznego źródła zasilania 5 V, 4 A lub większego z dodatnim wtykiem koncentrycznym o średnicy wewnętrznej 2.1 mm. Odpowiedni zasilacz jest dostarczany jako część zestawu Anvyl. TomtagObwody regulatora firmy Analog Devices wytwarzają wymagane zasilanie 3.3 V, 1.8 V i 1.2 V z głównego źródła zasilania 5 V. Dioda LED dobrego stanu zasilania (LD19) wskazuje, że wszystkie materiały eksploatacyjne działają normalnie.

Różne szyny zasilające na płycie zapewniają zasilanie różnych komponentów, takich jak złącza USB-HID, kontroler z ekranem dotykowym TFT, HDMI, złącze rozszerzeń, SRAM, Ethernet PHY I/O, kontrolery USB-HID, FPGA I/O, oscylatory, SPI Flash , Kodek audio, wyświetlacz TFT, wyświetlacz OLED, GPIO i Pmods.

Adept systemu:
Adept to system oprogramowania, który zapewnia uproszczony interfejs konfiguracyjny do programowania płytki Anvyl. Aby zaprogramować płytkę Anvyl za pomocą Adepta, musisz skonfigurować płytkę i zainicjować oprogramowanie.

Instrukcje użytkowania produktu

1. Upewnij się, że płyta Anvyl jest wyłączona.
2. Jeśli chcesz skonfigurować układ FPGA z pamięci ROM, upewnij się, że zworka trybu na płycie (JP2) nie jest załadowana. Jeśli chcesz skonfigurować FPGA z JTAG lub USB, załaduj JP2.
3. Jeśli chcesz zaprogramować układ FPGA z pendrive'a, upewnij się, że jest on sformatowany w FAT i zawiera pojedynczą konfigurację .bit filew katalogu głównym.
4. Podłącz zewnętrzny zasilacz za pomocą środkowego dodatniego wtyku koncentrycznego o średnicy wewnętrznej 2.1 mm, aby zapewnić wymagane źródło zasilania 5 V, 4 A lub większe.
5. Po podłączeniu zasilania dioda LED dobrego stanu zasilania (LD19) powinna wskazywać, że wszystkie zasilacze działają normalnie.
6. Jeśli używasz systemu Adept do programowania, skonfiguruj płytkę Anvyl i zainicjuj oprogramowanie zgodnie z dokumentacją Adept.
7. Postępuj zgodnie ze szczegółowymi instrukcjami programowania dostarczonymi przez firmę Digilent lub Xilinx, aby zaprogramować FPGA za pomocą JTAG, USB lub ROM.
8. Zapoznaj się z dodatkową dokumentacją i zasobami dostępnymi w Digilent webWięcej informacji na temat korzystania z funkcji płyty i kompatybilności z kartami dodatkowymi można znaleźć na stronie internetowej.

Nadview

Platforma rozwojowa Anvyl FPGA jest kompletną, gotową do użycia platformą rozwojową obwodów cyfrowych opartą na układzie FPGA klasy -3 Xilinx Spartan-6 LX45. Duży układ FPGA wraz z 100 Mb/s Ethernet, HDMI Video, 128 MB pamięci DDR2, 4.3-calowy ekran dotykowy LCD z podświetleniem LED, wyświetlacz OLED 128×32 pikseli, płytka prototypowa z 630 punktami styku, wiele kontrolerów USB HID i kodek audio I2S sprawiają, że Anvyl jest idealną platformą dla stacji uczącej FPGA, zdolnej do obsługi wbudowanych projektów procesorów opartych na MicroBlaze firmy Xilinx. Anvyl jest kompatybilny ze wszystkimi narzędziami Xilinx CAD, w tym ChipScope, EDK i darmowym ISE WebPACK™, dzięki czemu projekty można realizować bez dodatkowych kosztów. Wymiary planszy to 27.5 cm x 21 cm.

Spartan-6 LX45 jest zoptymalizowany pod kątem logiki o wysokiej wydajności i oferuje:

• 6,822 warstw, z których każda zawiera cztery wejściowe tablice LUT i osiem przerzutników
• 2.1 Mb szybkiej blokowej pamięci RAM
• cztery płytki zegara (osiem DCM i cztery PLL)
• 58 plasterków DSP
• Prędkości zegara 500 MHz +

W Digilent dostępna jest obszerna kolekcja projektów referencyjnych i projektów referencyjnych obsługujących płyty główne, a także duża kolekcja kart dodatkowych webstrona. Zobacz stronę Anvyl pod adresem www.digilentinc.com Aby uzyskać więcej informacji.

Funkcje obejmują:

• Spartan6-LX45 FPGA：XC6SLX45-CSG484-3
• 128 MB pamięci SDRAM DDR2
• XRAMUMRAM SRAM
• 16MB QSPI FLASH do konfiguracji i przechowywania danych
• PHY Ethernet 10/100
• Wyjście wideo HDMI
• 12-bitowe złącze VGA
• 4.3-calowy szerokoformatowy, żywy, kolorowy ekran LCD z podświetleniem LED
• 128×32 piksele 0.9” WiseChip/Univision UG-23832HSWEG04 panel graficzny OLED
• trzy dwucyfrowe siedmiosegmentowe wyświetlacze LED
• Kodek audio I2S z wejściem liniowym, wyjściem liniowym, mikrofonem i słuchawkami
• Oscylator kwarcowy 100MHz
• wbudowane porty USB2 do programowania i urządzenia USB-HID (dla myszy/klawiatury)
• Digilent USB-JTAG obwody z funkcjonalnością USB-UART
• klawiatura z 16 oznaczonymi klawiszami (0-F)
• GPIO: 14 diod LED (10 czerwonych, 2 żółte, 2 zielone), 8 przełączników suwakowych, 8 przełączników DIP w 2 grupach i 4 przyciski
• płytka prototypowa z 10 cyfrowymi wejściami/wyjściami
• 32 we/wy poprowadzone do 40-pinowego złącza rozszerzeń (we/wy są współdzielone z portami Pmod)
• siedem 12-pinowych portów Pmod z łącznie 56 wejściami/wyjściami
• dostarczany z zasilaczem 20 W i kablem USB

Konfiguracja FPGA

Po włączeniu układ FPGA na płytce Anvyl musi zostać skonfigurowany (lub zaprogramowany), zanim będzie mógł wykonywać jakiekolwiek funkcje. FPGA można skonfigurować na trzy sposoby: PC może korzystać z Digilent USB-JTAG obwody (port J12, oznaczony „PROG”) do programowania układu FPGA za każdym razem, gdy włączone jest zasilanie, konfiguracja file przechowywane w wbudowanej pamięci SPI Flash ROM mogą być automatycznie przesyłane do FPGA po włączeniu zasilania lub programowaniu file można przenieść z pamięci USB do portu USB HID oznaczonego „Host” (J14).
Wbudowana zworka trybu (JP2) wybiera pomiędzy JTAG/Tryby programowania USB i ROM. Jeśli JP2 nie jest załadowany, FPGA automatycznie skonfiguruje się z pamięci ROM. Jeśli JP2 jest załadowane, układ FPGA pozostanie bezczynny po włączeniu zasilania, dopóki nie zostanie skonfigurowany z JTAG lub Szeregowy port programowania (pamięć USB).
Zarówno Digilent, jak i Xilinx swobodnie dystrybuują oprogramowanie, które może być użyte do programowania FPGA i SPI ROM. Programowanie files są przechowywane w FPGA w komórkach pamięci opartych na SRAM. Te dane definiują funkcje logiczne FPGA i połączenia obwodów i pozostają ważne, dopóki nie zostaną usunięte przez odłączenie zasilania, potwierdzenie wejścia PROG_B lub do momentu nadpisania przez nową konfigurację file.
Konfiguracja FPGA files przeniesiony przez JTAG portu iz pamięci USB użyj .bit file typu i programowania SPI files użyj .mcs file typ. ISE firmy Xilinx WebOprogramowanie Pack i EDK może tworzyć pliki .bit files z VHDL, Verilog lub źródła opartego na schemacie files (EDK jest używany w projektach opartych na wbudowanym procesorze MicroBlaze™). Raz trochę file został stworzony, układ FPGA Anvyla można zaprogramować za pomocą USB-JTAG obwody (port J12) za pomocą oprogramowania Adept firmy Digilent lub oprogramowania iMPACT firmy Xilinx. Aby wygenerować plik .mcs file od trochę file, skorzystaj z PROMu File Narzędzie do generowania w oprogramowaniu iMPACT firmy Xilinx. .mcs file można następnie zaprogramować do SPI Flash za pomocą iMPACT.

FPGA można również zaprogramować z pendrive'a sformatowanego w FAT podłączonego do portu USB-HID HOST (J14), jeśli pendrive zawiera pojedynczą konfigurację .bit file w katalogu głównym ładowany jest JP2, a zasilanie płyty jest włączane i wyłączane. Układ FPGA automatycznie odrzuci każdy bit files, które nie są zbudowane dla właściwego FPGA.

Zasilacze

Płyta Anvyl wymaga zewnętrznego źródła zasilania 5 V, 4 A lub większego z wtyczką koncentryczną o średnicy wewnętrznej 2.1 mm (odpowiedni zasilacz jest dostarczany jako część zestawu Anvyl). TomtagObwody regulatora firmy Analog Devices zapewniają wymagane zasilanie 3.3 V, 1.8 V i 1.2 V z głównego źródła zasilania 5 V. Dioda LED informująca o dobrym stanie zasilania (LD19), sterowana przez okablowane LUB wszystkich wyjść dobrych zasilaczy, wskazuje, że wszystkie zasilacze działają normalnie. Na każdej szynie znajdują się następujące urządzenia:

• 5 V: złącza USB-HID, kontroler z ekranem dotykowym TFT, HDMI i złącze rozszerzeń
• 3.3 V: SRAM, Ethernet PHY I/O, kontrolery USB-HID, FPGA I/O, oscylatory, SPI Flash, kodek audio, wyświetlacz TFT, wyświetlacz OLED, GPIO, moduły Pmod i złącze rozszerzeń
• 1.8 V: DDR2, USB-JTAG/Kontroler USB-UART, wejścia/wyjścia FPGA i GPIO
• 1.2 V: rdzeń FPGA i rdzeń Ethernet PHY

Adept Systemu
Adept posiada uproszczony interfejs konfiguracyjny. Aby zaprogramować płytkę Anvyl za pomocą Adept, najpierw skonfiguruj płytkę i zainicjuj oprogramowanie:

• podłącz i podłącz zasilacz
• podłącz kabel USB do komputera i do portu USB PROG na płycie
• uruchom oprogramowanie Adept
• włącz wyłącznik zasilania Anvyl
• poczekaj na rozpoznanie FPGA

Użyj funkcji przeglądania, aby powiązać żądany bit file z FPGA i kliknij przycisk Program. Konfiguracja file zostanie wysłany do FPGA, a okno dialogowe wskaże, czy programowanie powiodło się. Dioda LED konfiguracji „done” zaświeci się po pomyślnym skonfigurowaniu układu FPGA. Przed rozpoczęciem sekwencji programowania Adept upewnia się, że dowolna wybrana konfiguracja files zawierają poprawny kod FPGA ID – zapobiega to błędnemu .bitowi files przed wysłaniem do FPGA. Oprócz paska nawigacyjnego oraz przycisków przeglądania i programowania, interfejs konfiguracyjny udostępnia przycisk Inicjuj łańcuch, okno konsoli i pasek stanu. Przycisk Initialize Chain jest przydatny, jeśli komunikacja USB z płytą została przerwana. Okno konsoli wyświetla aktualny stan, a pasek stanu pokazuje postęp w czasie rzeczywistym podczas pobierania konfiguracji file.

Pamięć DDR2
Pojedynczy układ pamięci 1Gbit DDR2 jest sterowany z bloku kontrolera pamięci w Spartan-6 FGPA. Urządzenie DDR2, MT47H64M16HR-25E lub odpowiednik, zapewnia 16-bitową magistralę i 64 miliony lokalizacji. Płyta Anvyl została przetestowana pod kątem działania pamięci DDR2 z szybkością transmisji danych do 800 MHz. Interfejs DDR2 jest zgodny z wytycznymi dotyczącymi wyprowadzeń i trasowania określonymi w Podręczniku użytkownika Xilinx Memory Interface Generator (MIG). Interfejs obsługuje sygnalizację SSTL18, a wszystkie adresy, dane, zegary i sygnały sterujące są dopasowywane z opóźnieniem i sterowane impedancją. Dostępne są dwie dobrze dopasowane pary sygnałów zegara DDR2, dzięki czemu DDR może być sterowany zegarami o niskim skosie z FPGA.

Pamięć Flash
Płytka Anvyl wykorzystuje szeregowe urządzenie pamięci flash Numonyx N128Q25 128 Mbit (zorganizowane jako 16 Mbit na 8) do nieulotnego przechowywania konfiguracji FPGA fileS. SPI Flash można zaprogramować za pomocą pliku .mcs file za pomocą oprogramowania iMPACT. Konfiguracja FPGA file wymaga mniej niż 12 Mbitów, pozostawiając 116 Mbitów dostępnych dla danych użytkownika. Dane mogą być przesyłane do iz komputera do/z urządzenia flash za pomocą aplikacji użytkownika lub funkcji wbudowanych w iMPACT PROM file oprogramowanie generacji. Projekty użytkownika zaprogramowane w FPGA mogą również przesyłać dane do iz pamięci flash.
Program do testowania/demonstracji płyty jest ładowany do SPI Flash podczas produkcji.

Sieć Ethernet PHY
Płyta Anvyl zawiera SMSC 10/100 Mb/s PHY (LAN8720A-CP-TR) sparowany ze złączem Halo HFJ11-2450E RJ-45. PHY jest podłączony do FPGA przy użyciu konfiguracji RMII. Jest skonfigurowany do uruchamiania w trybie „All Capable, with Auto Negotiation Enabled” po włączeniu zasilania. Arkusz danych dla SMSC PHY jest dostępny w SMSC webstrona.

Wyjście HDMI
Płyta Anvyl zawiera jeden niebuforowany port wyjściowy HDMI. Port niebuforowany wykorzystuje złącze HDMI typu A. Ponieważ systemy HDMI i DVI używają tego samego standardu sygnalizacji TMDS, prosty adapter (dostępny w większości sklepów elektronicznych) może być użyty do podłączenia złącza DVI z portu wyjściowego HDMI. Złącze HDMI nie obsługuje sygnałów VGA, więc wyświetlacze analogowe nie mogą być obsługiwane.
19-pinowe złącza HDMI obejmują cztery różnicowe kanały danych, pięć połączeń GND, jednoprzewodową magistralę Consumer Electronics Control (CEC), dwuprzewodową magistralę Display Data Channel (DDC), która jest zasadniczo magistralą I2C, funkcję Hot Plug Detect (HPD), sygnał 5 V zdolny dostarczyć do 50 mA i jeden zarezerwowany pin (RES). Spośród nich różnicowe kanały danych, magistrala I2C i CEC są podłączone do FPGA.

VGA
Anvyl zapewnia 12-bitowy interfejs VGA, który umożliwia wyświetlanie do 4096 kolorów na standardowym monitorze VGA. Pięć standardowych sygnałów VGA: czerwony, zielony, niebieski, synchronizacja pozioma (HS) i synchronizacja pionowa (VS) są kierowane bezpośrednio z FPGA do złącza VGA. Istnieją cztery sygnały kierowane z FPGA dla każdego standardowego sygnału koloru VGA, co daje system wideo, który może wytworzyć 4,096 kolorów. Każdy z tych sygnałów ma rezystor szeregowy, który po połączeniu w obwodzie tworzy dzielnik z 75-omową rezystancją końcową wyświetlacza VGA. Te proste obwody zapewniają, że sygnały wideo nie mogą przekroczyć określonej przez VGA maksymalnej głośnościtage i dają sygnały koloru, które są albo całkowicie włączone (7 V), całkowicie wyłączone (0 V) lub gdzieś pomiędzy.

Rysunek 2. Interfejs VGA.

 

Rysunek 3. Złącze HD DB-15, układ otworów na płytce drukowanej, przypisanie styków i mapowanie sygnałów kolorów.

Używanie wyświetlaczy VGA opartych na CRT ampporuszające się wiązki elektronów (lub promienie katodowe) o modulowanej długości fali do wyświetlania informacji na ekranie pokrytym luminoforem. Wyświetlacze LCD wykorzystują szereg przełączników, które mogą narzucić głośnośćtage przez niewielką ilość ciekłego kryształu, zmieniając w ten sposób przenikalność światła przez kryształ piksel po pikselu. Chociaż poniższy opis ogranicza się do wyświetlaczy CRT, wyświetlacze LCD ewoluowały, aby wykorzystywać te same taktowania sygnału, co wyświetlacze CRT (więc omówienie „sygnałów” poniżej dotyczy zarówno monitorów CRT, jak i LCD). Kolorowe wyświetlacze CRT wykorzystują trzy wiązki elektronów (jedną dla czerwieni, jedną dla niebieskiego i jedną dla zieleni) do zasilania luminoforu, który pokrywa wewnętrzną stronę końcówki kineskopu (patrz rys. 1). Wiązki elektronów emanują z „dział elektronowych”, które są precyzyjnie spiczastymi ogrzewanymi katodami umieszczonymi w pobliżu dodatnio naładowanej pierścieniowej płytki zwanej „siatką”. Siła elektrostatyczna wywierana przez siatkę wyciąga promienie elektronów pod napięciem z katod, a promienie te są zasilane prądem wpływającym do katod. Te promienie cząstek są początkowo przyspieszane w kierunku siatki, ale wkrótce padają pod wpływem znacznie większej siły elektrostatycznej, która wynika z naładowania całej pokrytej luminoforem powierzchni wyświetlacza CRT do 20 kV (lub więcej). Promienie są skupiane w postaci cienkiej wiązki, gdy przechodzą przez środek siatek, a następnie przyspieszają, by uderzyć w pokrytą luminoforem powierzchnię wyświetlacza. Powierzchnia luminoforu świeci jasno w miejscu uderzenia i świeci jeszcze przez kilkaset mikrosekund po usunięciu wiązki. Im większy prąd podawany do katody, tym jaśniejszy będzie luminofor.

Pomiędzy siatką a powierzchnią wyświetlacza wiązka elektronów przechodzi przez szyjkę kineskopu, gdzie dwie cewki drutu wytwarzają prostopadłe pola elektromagnetyczne. Ponieważ promienie katodowe składają się z naładowanych cząstek
(elektrony), mogą być odchylane przez te pola magnetyczne. Przebiegi prądu są przepuszczane przez cewki w celu wytworzenia pól magnetycznych, które oddziałują z promieniami katodowymi i powodują, że promienie katodowe przecinają powierzchnię wyświetlacza w układzie „rastrowym”, poziomo od lewej do prawej i pionowo od góry do dołu. Gdy promień katodowy przesuwa się po powierzchni wyświetlacza, prąd wysyłany do dział elektronowych można zwiększać lub zmniejszać, aby zmienić jasność wyświetlacza w punkcie uderzenia promienia katodowego.

Taktowanie systemu VGA
Taktowanie sygnału VGA jest określane, publikowane, objęte prawami autorskimi i sprzedawane przez organizację VESA (www.vesa.org). Następujące informacje o taktowaniu systemu VGA są dostarczane jako exampplik pokazujący, jak monitor VGA może pracować z rozdzielczością 640×480. Aby uzyskać dokładniejsze informacje lub informacje na temat innych częstotliwości VGA, zapoznaj się z dokumentacją dostępną na stronie VESA webstrona.
Informacje są wyświetlane tylko wtedy, gdy wiązka porusza się „do przodu” (od lewej do prawej i od góry do dołu), a nie w czasie, gdy wiązka jest cofana do lewej lub górnej krawędzi wyświetlacza. Dlatego większość potencjalnego czasu wyświetlania jest tracona w okresach „wygaszania”, kiedy wiązka jest resetowana i stabilizowana, aby rozpocząć nowy przebieg wyświetlania w poziomie lub w pionie. Rozmiar wiązek, częstotliwość, z jaką wiązka może być śledzona na wyświetlaczu, oraz częstotliwość, z jaką wiązka elektronów może być modulowana, określają rozdzielczość wyświetlacza. Nowoczesne wyświetlacze VGA mogą obsługiwać różne rozdzielczości, a obwód kontrolera VGA dyktuje rozdzielczość, wytwarzając sygnały taktowania w celu kontrolowania wzorów rastrowych. Sterownik musi wytwarzać impulsy synchronizujące o napięciu 3.3 V (lub 5 V), aby ustawić częstotliwość, z jaką prąd przepływa przez cewki odchylające, i musi zapewniać, że dane wideo są dostarczane do dział elektronowych we właściwym czasie. Rastrowe wyświetlacze wideo definiują liczbę „rzędów”, która odpowiada liczbie poziomych przejść katody nad obszarem wyświetlania, oraz liczbę „kolumn”, która odpowiada obszarowi w każdym rzędzie, który jest przypisany do jednego „elementu obrazu” lub piksel. Typowe wyświetlacze wykorzystują od 240 do 1200 wierszy i od 320 do 1600 kolumn. Ogólny rozmiar wyświetlacza oraz liczba wierszy i kolumn określa rozmiar każdego piksela.

Dane wideo zazwyczaj pochodzą z pamięci odświeżania wideo, z jednym lub większą liczbą bajtów przypisanych do każdego piksela (Anvyl wykorzystuje cztery bity na piksel). Kontroler musi indeksować do pamięci wideo, gdy wiązki poruszają się po wyświetlaczu, oraz pobierać i stosować dane wideo na wyświetlaczu dokładnie w momencie, gdy wiązka elektronów porusza się po danym pikselu.

Obwód kontrolera VGA musi generować sygnały taktowania HS i VS oraz koordynować dostarczanie danych wideo w oparciu o zegar pikselowy. Zegar pikselowy określa czas dostępny do wyświetlenia jednego piksela informacji. Sygnał VS określa częstotliwość „odświeżania” wyświetlacza, czyli częstotliwość, z jaką wszystkie informacje na wyświetlaczu są odświeżane. Minimalna częstotliwość odświeżania jest funkcją intensywności wiązki luminoforu i elektronów wyświetlacza, przy czym praktyczne częstotliwości odświeżania mieszczą się w zakresie od 50 Hz do 120 Hz. Liczba linii wyświetlanych przy danej częstotliwości odświeżania określa poziomą częstotliwość „powrotu”. W przypadku wyświetlacza o rozdzielczości 640 pikseli na 480 wierszy z zegarem pikseli 25 MHz i odświeżaniem 60 +/-1 Hz można wyprowadzić taktowanie sygnału pokazane w poniższej tabeli. Czasy dla szerokości impulsu synchronizacji oraz interwałów przednich i tylnych ganku (interwały ganku to czasy impulsów przed i po synchronizacji, podczas których informacje nie mogą być wyświetlane) są oparte na obserwacjach pobranych z rzeczywistych wyświetlaczy VGA.
Obwód kontrolera VGA dekoduje wyjście licznika synchronizacji poziomej sterowanego zegarem pikselowym w celu generowania taktowania sygnału HS. Tego licznika można użyć do zlokalizowania dowolnej lokalizacji piksela w danym wierszu.

Podobnie, wyjście licznika synchronizacji pionowej, które zwiększa się z każdym impulsem HS, może być użyte do generowania taktowania sygnału VS, a ten licznik może być użyty do zlokalizowania dowolnego danego rzędu. Te dwa stale działające liczniki mogą być użyte do utworzenia adresu w pamięci RAM wideo. Nie określono związku czasowego między początkiem impulsu HS a początkiem impulsu VS, więc projektant może ustawić liczniki tak, aby łatwo tworzyły adresy RAM wideo lub aby zminimalizować logikę dekodowania dla generowania impulsu synchronizacji.

Dźwięk (I2S)
Płytka Anvyl zawiera kodek audio Analog Devices SSM2603CPZ (IC5) z czterema gniazdami audio 1/8″ dla wyjścia liniowego (J7), wyjścia słuchawkowego (J6), wejścia liniowego (J9) i wejścia mikrofonowego (J8) .
Dane dźwiękoweampObsługiwana jest rozdzielczość do 24 bitów i 96 KHz, a wejście audio (nagrywanie) i wyjście audio (odtwarzanie) sampstawki ling można ustawić niezależnie. Gniazdo mikrofonu jest monofoniczne, a wszystkie pozostałe gniazda są stereofoniczne. Gniazdo słuchawkowe jest sterowane przez wewnętrzny kodek audio amplifier. Arkusz danych kodeka audio SSM2603CPZ jest dostępny w firmie Analog Devices webstrona.

Dotykowy wyświetlacz TFT
W Anvyl zastosowano szerokoformatowy, żywy, kolorowy ekran LCD z podświetleniem LED o przekątnej 4.3 cala. Ekran ma natywną rozdzielczość 480 × 272 z głębią kolorów 24 bity na piksel. Czteroprzewodowy rezystancyjny ekran dotykowy z powłoką przeciwodblaskową pokrywa cały aktywny obszar wyświetlacza. Ekran LCD i ekran dotykowy mogą być używane niezależnie. Odczyty dotykowe są głośniejsze, gdy wyświetlacz LCD jest włączony, ale można filtrować szum i nadal uzyskiwać szybkie sample stawka. Jeśli wymagasz maksymalnej precyzji i sample stawki, należy wyłączyć wyświetlacz LCD podczas korzystania z ekranu dotykowegoampmolwa.
Aby wyświetlić obraz, wyświetlacz LCD musi być stale zasilany odpowiednimi danymi czasowymi. Dane te składają się z linii i okresów wygaszania, które tworzą klatki wideo. Każda ramka składa się z 272 aktywnych linii i kilku pionowych linii wygaszania. Każda linia składa się z 480 okresów aktywnych pikseli i kilku okresów wygaszania poziomego.
Dodatkowe informacje na temat korzystania z wyświetlacza TFT można znaleźć w podręczniku Vmod-TFT. Anvyl i Vmod-TFT używają tego samego sprzętu wyświetlającego i wymagają tych samych sygnałów sterujących. Projekty referencyjne wykorzystujące dotykowy wyświetlacz TFT Anvyl można znaleźć na stronie produktu Anvyl.

OLED
W Anvyl zastosowano wyświetlacz Inteltronic/Wisechip UG-2832HSWEG04 OLED. Zapewnia to 128 × 32 pikseli, pasywną matrycę, monochromatyczny wyświetlacz. Rozmiar wyświetlacza to 30 mm x 11.5 mm x 1.45 mm. Interfejs SPI służy do konfiguracji wyświetlacza, a także do przesyłania danych bitmapowych do urządzenia. Anvyl OLED wyświetla ostatnio narysowany obraz na ekranie, dopóki nie zostanie wyłączony lub nowy obraz nie zostanie narysowany na wyświetlaczu. Odświeżanie i aktualizowanie odbywa się wewnętrznie.
Anvyl zawiera ten sam obwód OLED co PmodOLED, z wyjątkiem tego, że CS# jest obniżony, co domyślnie włącza wyświetlanie. Dodatkowe informacje na temat sterowania Anvyl OLED znajdują się w podręczniku referencyjnym PmodOLED. Projekty referencyjne wykorzystujące wyświetlacz Anvyl OLED można znaleźć na stronie produktu Anvyl.

Mostek USB-UART (port szeregowy)
Anvyl zawiera mostek FTDI FT2232HQ USB-UART, który umożliwia aplikacjom PC komunikację z płytą za pomocą standardowych poleceń portu COM systemu Windows. Darmowe sterowniki portu USB-COM, dostępne na stronie www.ftdichip.com pod nagłówkiem „Virtual Com Port” lub VCP, konwertują pakiety USB na dane portu UART/szeregowego. Dane portu szeregowego są wymieniane z układem FPGA za pomocą dwuprzewodowego portu szeregowego (TXD/RXD) i programowego sterowania przepływem (XON/XOFF). Po zainstalowaniu sterowników polecenia I/O z komputera PC kierowane do portu COM będą generować ruch danych szeregowych na pinach T19 i T20 FPGA.

FT2232HQ, podłączony do portu J12, jest również używany jako kontroler Digilent USB-JTAG obwodów elektrycznych, ale te dwie funkcje zachowują się całkowicie niezależnie od siebie. Programiści zainteresowani wykorzystaniem funkcjonalności UART FT2232 w swoich projektach nie muszą martwić się o JTAG obwodów zakłócających ich dane i odwrotnie.

Hosty USB HID
Dwa mikrokontrolery Microchip PIC24FJ128GB106 zapewniają Anvylowi obsługę hosta USB HID. Firmware w mikrokontrolerach może sterować myszką lub klawiaturą podłączoną do złączy USB typu A na J13 i

Oznaczony J14
„UKRYŁ” i „HOSTA”. Koncentratory nie są obsługiwane, więc na każdym porcie można używać tylko jednej myszy lub jednej klawiatury.

Rysunek 9. Interfejs USB HID.

„HOST” PIC24 wysyła cztery sygnały do ​​FPGA – dwa są dedykowane jako port klawiatury/myszy zgodnie z protokołem PS/2, a dwa są podłączone do dwuprzewodowego szeregowego portu programowania FPGA, dzięki czemu FPGA można zaprogramować z file zapisane na pamięci USB. Aby zaprogramować układ FPGA, podłącz kartę pamięci sformatowaną w systemie FAT, zawierającą pojedynczy kod programowania .bit file w katalogu głównym, załaduj JP2 i wyłącz zasilanie płyty. Spowoduje to, że procesor PIC zaprogramuje FPGA i każdy nieprawidłowy bit files zostaną automatycznie odrzucone. Zauważ, że PIC24 odczytuje piny trybu, init i done FPGA i może sterować pinem PROG jako część sekwencji programowania.

Kontroler HID
Aby uzyskać dostęp do kontrolera hosta USB, projekty EDK mogą wykorzystywać standardowy rdzeń PS/2 (projekty inne niż EDK mogą wykorzystywać prostą maszynę stanów).

Myszy i klawiatury korzystające z protokołu PS/2 używają dwuprzewodowej magistrali szeregowej (zegar i dane) do komunikacji z urządzeniem hosta. Oba używają 1-bitowych słów zawierających bit startu, stopu i nieparzystej parzystości, ale pakiety danych są zorganizowane inaczej, a interfejs klawiatury umożliwia dwukierunkowe przesyłanie danych (dzięki czemu urządzenie hosta może podświetlać diody LED stanu na klawiaturze). Rozkład jazdy autobusów pokazano na rysunku. Sygnały zegara i danych są sterowane tylko wtedy, gdy występują transfery danych, a poza tym są utrzymywane w stanie bezczynności w logice „11”. Czasy definiują wymagania dotyczące sygnału dla komunikacji między myszą a hostem i dwukierunkowej komunikacji za pomocą klawiatury. Obwód interfejsu PS/1 można zaimplementować w FPGA, aby stworzyć interfejs klawiatury lub myszy.

Klawiatura
Klawiatura wykorzystuje sterowniki otwartego kolektora, więc klawiatura lub podłączone urządzenie hosta może sterować magistralą dwuprzewodową (jeśli urządzenie hosta nie wysyła danych do klawiatury, host może używać portów tylko do wprowadzania danych).
Klawiatury w stylu PS/2 wykorzystują kody skanujące do przekazywania danych dotyczących naciskania klawiszy. Do każdego klawisza przypisany jest kod, który jest wysyłany za każdym naciśnięciem klawisza. Jeśli klawisz zostanie przytrzymany, kod skanowania będzie wysyłany wielokrotnie mniej więcej raz na 100 ms. Po zwolnieniu klawisza wysyłany jest kod aktywacyjny F0 (binarny „11110000”), po którym następuje skan kodu zwolnionego klawisza. Jeśli klawisz można przesunąć, aby utworzyć nowy znak (np. wielką literę), wówczas oprócz kodu skanowania wysyłany jest znak przesunięcia, a host musi określić, którego znaku ASCII użyć. Niektóre klawisze, zwane klawiszami rozszerzonymi, wysyłają E0 (binarnie „11100000”) przed kodem skanowania (i mogą wysyłać więcej niż jeden kod skanowania). Po zwolnieniu klucza rozszerzonego wysyłany jest kod otwierający E0 F0, a następnie kod skanowania. Kody skanowania dla większości klawiszy pokazano na rysunku. Urządzenie hosta może również przesyłać dane do klawiatury. Poniżej znajduje się krótka lista niektórych typowych poleceń, które może wysłać host.

• ED: Ustaw diody Num Lock, Caps Lock i Scroll Lock. Klawiatura zwraca FA po odebraniu ED, następnie host wysyła bajt, aby ustawić stan diody LED: bit 0 ustawia Scroll Lock, bit 1 ustawia Num Lock, a bit 2 ustawia Caps Lock. Bity od 3 do 7 są ignorowane.
• EE: Echo (test). Klawiatura zwraca EE po otrzymaniu EE.
• F3: Ustaw częstotliwość powtarzania kodu skanowania. Klawiatura zwraca F3 po odebraniu FA, następnie host wysyła drugi bajt, aby ustawić częstotliwość powtarzania.
• W.E.: Wysłać ponownie. FE nakazuje klawiaturze ponowne wysłanie ostatniego kodu skanowania.
• FF: Resetowanie. Resetuje klawiaturę.

Klawiatura może wysyłać dane do hosta tylko wtedy, gdy zarówno linie danych, jak i zegara są wysokie (lub bezczynne). Ponieważ host jest masterem magistrali, klawiatura musi sprawdzić, czy host wysyła dane przed uruchomieniem magistrali. Aby to ułatwić, linia zegara jest używana jako sygnał „zgoda na nadawanie”. Jeśli host obniży linię zegara, klawiatura nie może wysyłać żadnych danych, dopóki zegar nie zostanie zwolniony. Klawiatura wysyła dane do hosta w 11-bitowych słowach zawierających bit startu „0”, po którym następuje 8-bitowy kod skanowania (najpierw LSB), następnie bit parzystości nieparzystej i zakończony bitem stopu „1”. Klawiatura generuje 11 zmian zegara (przy 20 do 30 kHz) podczas wysyłania danych, a dane są ważne na opadającym zboczu zegara.

Nie wszyscy producenci klawiatur ściśle przestrzegają specyfikacji PS/2; niektóre klawiatury mogą nie generować odpowiedniej głośności sygnalizacjitages lub użyj standardowych protokołów komunikacyjnych. Kompatybilność z hostem USB może się różnić w zależności od różnych klawiatur. 1

Kody skanowania dla większości kluczy PS/2 pokazano na poniższym rysunku.

Mysz
Mysz wysyła sygnał zegara i danych, gdy jest poruszana, w przeciwnym razie sygnały te pozostają na poziomie logicznym „1”. Za każdym razem, gdy mysz jest poruszana, trzy 11-bitowe słowa są wysyłane z myszy do urządzenia hosta. Każde z 11-bitowych słów zawiera bit startu „0”, po którym następuje 8 bitów danych (najpierw LSB), następnie bit parzystości nieparzystej i zakończony bitem stopu „1”. Zatem każda transmisja danych zawiera 33 bity, gdzie bity 0, 11 i 22 to bity startu „0”, a bity 11, 21 i 33 to bity stopu „1”. Trzy 8-bitowe pola danych zawierają dane ruchu, jak pokazano na powyższym rysunku. Dane są ważne przy opadającym zboczu zegara, a okres zegara wynosi od 20 do 30 kHz.
Mysz przyjmuje względny układ współrzędnych, w którym przesunięcie myszy w prawo generuje liczbę dodatnią w polu X, a przesunięcie w lewo generuje liczbę ujemną. Podobnie, przesunięcie myszy w górę generuje liczbę dodatnią w polu Y, a przesunięcie w dół reprezentuje liczbę ujemną (bity XS i YS w bajcie stanu są bitami znaku – „1” oznacza liczbę ujemną). Wielkość liczb X i Y reprezentuje szybkość ruchu myszy – im większa liczba, tym szybciej mysz się porusza (bity XV i YV w bajcie stanu to wskaźniki przepełnienia ruchu – „1” oznacza, że ​​wystąpiło przepełnienie) . Jeśli mysz porusza się w sposób ciągły, 33-bitowe transmisje są powtarzane co około 50 ms. Pola L i R w bajcie stanu wskazują naciśnięcia lewego i prawego przycisku („1” oznacza, że ​​przycisk jest wciskany).

Klawiatura
Klawiatura Anvyl posiada 16 oznaczonych klawiszy (0-F). Jest skonfigurowany jako macierz, w której każdy rząd przycisków od lewej do prawej jest przywiązany do szpilki rzędu, a każda kolumna od góry do dołu jest przywiązana do szpilki kolumny. Daje to użytkownikowi cztery szpilki w rzędach i cztery szpilki w kolumnach do adresowania naciśnięcia przycisku. Gdy przycisk jest wciśnięty, piny odpowiadające rzędowi i kolumnie tego przycisku są połączone.
Aby odczytać stan przycisku, pin kolumny, w której znajduje się przycisk, musi być ustawiony na niski, podczas gdy pozostałe trzy piny kolumny są ustawione na wysoki. Spowoduje to włączenie wszystkich przycisków w tej kolumnie. Po naciśnięciu przycisku w tej kolumnie odpowiedni pin wiersza odczyta stan logiczny niski.
Stan wszystkich 16 przycisków można określić w czteroetapowym procesie, włączając każdą z czterech kolumn pojedynczo. Można to osiągnąć, obracając wzór „1110” przez kołki kolumny. Podczas każdego kroku poziomy logiczne pinów rzędów odpowiadają stanowi przycisków w tej kolumnie.

Aby umożliwić jednoczesne naciskanie przycisków w tym samym rzędzie, zamiast tego skonfiguruj styki kolumn jako dwukierunkowe z wewnętrznymi rezystorami podciągającymi i utrzymuj kolumny, które nie są obecnie odczytywane przy wysokiej impedancji.

oscylatory/zegary
Płytka Anvyl zawiera pojedynczy oscylator kwarcowy 100 MHz podłączony do pinu D11 (D11 to wejście GCLK w banku 0). Zegar wejściowy może sterować dowolnym lub wszystkimi z czterech kafelków zarządzania zegarem w Spartan-6. Każdy kafelek zawiera dwa menedżery zegara cyfrowego (DCM) i jedną pętlę synchronizacji fazowej (PLL). DCM zapewniają cztery fazy częstotliwości wejściowej (0º, 90º, 180º i 270º), podzielony zegar, który może być podzielonym zegarem wejściowym przez dowolną liczbę całkowitą od 2 do 16 lub 1.5, 2.5, 3.5…7.5 oraz dwa przeciwfazowe wyjścia zegarowe, które można pomnożyć przez dowolną liczbę całkowitą od 2 do 32 i jednocześnie podzielić przez dowolną liczbę całkowitą od 1 do 32.

PLL używają objtage Sterowane oscylatory (VCO), które można zaprogramować do generowania częstotliwości w zakresie od 400 MHz do 1080 MHz, ustawiając trzy zestawy programowalnych dzielników podczas konfiguracji FPGA. Wyjścia VCO mają osiem równo rozmieszczonych wyjść (0º, 45º, 90º, 135º, 180º, 225º, 270º i 315º), które można podzielić przez dowolną liczbę całkowitą z zakresu od 1 do 128.

Podstawowe we/wy
Płytka Anvyl zawiera czternaście diod LED (dziesięć czerwonych, dwie żółte i dwie zielone), osiem przełączników suwakowych, osiem przełączników DIP w dwóch grupach, cztery przyciski, trzy dwucyfrowe wyświetlacze siedmiosegmentowe i płytkę prototypową z 630 punktami dziesięć cyfrowych wejść/wyjść. Przyciski, przełączniki suwakowe i przełączniki DIP są podłączone do układu FPGA za pomocą rezystorów szeregowych, aby zapobiec uszkodzeniu w wyniku niezamierzonych zwarć (zwarcie może wystąpić, jeśli pin FPGA przypisany do przycisku lub przełącznika suwakowego zostanie przypadkowo zdefiniowany jako wyjście). Przyciski to „chwilowe” przełączniki, które zwykle generują niski sygnał wyjściowy, gdy są w stanie spoczynku, a wysoki sygnał wyjściowy tylko wtedy, gdy są wciśnięte. Przełączniki suwakowe i przełączniki DIP generują stałe wysokie lub niskie sygnały wejściowe w zależności od ich położenia. Dziesięć cyfrowych wejść/wyjść na płytce prototypowej (BB1 – BB10) jest podłączonych bezpośrednio do FPGA, dzięki czemu można je łatwo włączyć do niestandardowych obwodów.

Przyciski	Przełączniki suwakowe	Przełączniki DIP	Diody LED			Płytka stykowa
BTN0: E6	SW0: V5	DIP8-1: G6	LD0: W3	LD9: R7	BB1: AB20		BB9: R19
BTN1: D5	SW1: U4	DIP8-2: G4	LD1: Y4	LD10: U6	BB2: P17		BB10: V19
BTN2: A3	SW2: V3	DIP8-3: F5	LD2: Y1	LD11: T8	BB3: P18
BTN3: AB9	SW3: P4	DIP8-4: E5	LD3: Y3	LD12: T7	BB4: Y19
	SW4: R4	DIP9-1: F8	LD4: AB4	LD13: W4	BB5: Y20
	SW5: P6	DIP9-2: F7	LD5: W1	LD14: U8	BB6: R15
	SW6: P5	DIP9-3: C4	LD6: AB3		BB7: R16
	SW7: P8	DIP9-4: D3	LD7: AA4		BB8: R17

Tabela 1. Podstawowy układ pinów we/wy.

Wyświetlacz siedmiosegmentowy

Płytka Anvyl zawiera trzy 2-cyfrowe siedmiosegmentowe wyświetlacze LED ze wspólną katodą. Każda z dwóch cyfr składa się z siedmiu segmentów ułożonych we wzór „ósemki”, z diodą LED wbudowaną w każdy segment. Segmentowe diody LED mogą być podświetlane indywidualnie, więc dowolny ze 128 wzorów może być wyświetlany na cyfrze, oświetlając niektóre segmenty LED i pozostawiając inne ciemne. Spośród tych 128 możliwych wzorców dziesięć odpowiadających cyfrom dziesiętnym jest najbardziej użytecznych.
Sygnały wspólnej katody są dostępne jako sześć sygnałów wejściowych „włączenia cyfr” dla trzech 2-cyfrowych wyświetlaczy. Anody podobnych segmentów na wszystkich sześciu cyfrach są połączone w siedem węzłów obwodu oznaczonych od AA do AG (więc np.ample, sześć anod „D” z sześciu cyfr jest zgrupowanych razem w pojedynczy węzeł obwodu o nazwie „AD”). Tych siedem sygnałów anodowych jest dostępnych jako wejścia dla dwucyfrowych wyświetlaczy. Ten schemat połączenia sygnałów tworzy zmultipleksowany wyświetlacz, w którym sygnały anodowe są wspólne dla wszystkich cyfr, ale mogą oświetlać tylko segmenty cyfry, dla których potwierdzony jest odpowiedni sygnał katodowy.

Obwód kontrolera wyświetlacza skanującego może być użyty do pokazania dwucyfrowej liczby na każdym wyświetlaczu. Obwód ten steruje sygnałami katodowymi i odpowiadającymi im wzorcami anodowymi każdej cyfry w powtarzającej się, ciągłej sekwencji, z szybkością aktualizacji, która jest szybsza niż reakcja ludzkiego oka. Każda cyfra jest oświetlana tylko przez jedną szóstą czasu, ale ponieważ oko nie może dostrzec ściemnienia cyfry, zanim zostanie ona ponownie oświetlona, ​​cyfra wydaje się być stale oświetlona. Jeśli częstotliwość aktualizacji (lub „odświeżania”) zostanie spowolniona do określonego punktu (około 45 herców), większość ludzi zacznie widzieć migotanie wyświetlacza.
Aby każda z sześciu cyfr była jasna i stale podświetlona, ​​każda cyfra powinna być sterowana raz na 1 do 16 ms (dla częstotliwości odświeżania od 1 kHz do 60 Hz). na przykładample, w schemacie odświeżania 60 Hz, cały wyświetlacz byłby odświeżany raz na 16 ms, a każda cyfra byłaby podświetlona przez 1/6 cyklu odświeżania, czyli 2.67 ms. Sterownik musi zapewniać, że przy sterowaniu odpowiednim sygnałem katody obecny jest prawidłowy wzór anody. Aby zilustrować ten proces, jeśli potwierdzono Cat1, podczas gdy potwierdzono AB i AC, na pozycji cyfry 1 zostanie wyświetlona „1”. Następnie, jeśli potwierdzono Cat2, podczas gdy potwierdzono AA, AB i AC, pojawi się „7”. będzie wyświetlany na pozycji cyfry 2. Jeśli Cat1 i AB, AC są sterowane przez 8 ms, a następnie Cat2 i AA, AB, AC są sterowane przez 8 ms w nieskończonej kolejności, na wyświetlaczu pojawi się „17”. byłyampSchemat czasowy le dla dwucyfrowego kontrolera pokazano poniżej.

Liczniki ekspansji
Płytka Anvyl ma złącze 2×20 pin i siedem 12-pinowych portów Pmod. Porty Pmod to złącza żeńskie 2×6 pod kątem prostym, 100-milimetrowe, które współpracują ze standardowymi złączami 2×6 pinowymi dostępnymi u różnych dystrybutorów katalogowych. Każdy 12-pinowy port Pmod dostarcza dwa sygnały VCC 3.3 V (piny 6 i 12), dwa sygnały uziemienia (piny 5 i 11) oraz osiem sygnałów logicznych. Kołki VCC i uziemienia mogą dostarczać prąd o natężeniu do 1 A. Sygnały danych Pmod nie są dopasowywanymi parami i są kierowane przy użyciu najlepszych dostępnych ścieżek bez kontroli impedancji lub dopasowywania opóźnień. Digilent produkuje dużą kolekcję kart akcesoriów Pmod, które można podłączyć do portów Pmod. Mamy zestaw zalecanych Pmodów dla Anvyl o nazwie „Anvyl Pmod Pack”.

40-stykowe złącze rozszerzeń ma 32 sygnały we/wy, które są współdzielone z modułami Pmod JD, JE, JF i JG. Zapewnia również połączenia GND, VCC3V3 i VCC5V0.

Pmod JA	Pmod JB	Pmod JC	Pmod JD	Pmod JE	Pmod JF	Pmod JG
JA1: AA18	JB1: Y16	JC1: Y10	JD1: AB13	JE1: U10	JF1: V7	JG1: V20
JA2: AA16	JB2: AB14	JC2: AB12	JD2: Y12	JE2: V9	JF2: W6	JG2: T18
JA3: Y15	JB3: Y14	JC3: AB11	JD3: T11	JE3: Y8	JF3: Y7	JG3: D17
JA4: V15	JB4: U14	JC4: AB10	JD4: W10	JE4: AA8	JF4: AA6	JG4: B18
JA7: AB18	JB7: AA14	JC7: AA12	JD7: W12	JE7: U9	JF7: W8	JG7: T17
JA8: AB16	JB8: W14	JC8: Y11	JD8: R11	JE8: W9	JF8: Y6	JG8: A17
JA9: AB15	JB9: T14	JC9: AA10	JD9: V11	JE9: Y9	JF9: AB7	JG9: C16
JA10: W15	JB10: W11	JC10: Y13	JD10: T10	JE10: AB8	JF10: AB6	JG10: A18

Tabela 2. Pinout Pmod.

Prawa autorskie Digilent, Inc. Wszelkie prawa zastrzeżone.
Inne wymienione nazwy produktów i firm mogą być znakami towarowymi ich odpowiednich właścicieli.

Dokumenty / Zasoby

Płytka DIGILENT Anvyl FPGA [plik PDF] Instrukcja obsługi XC6SLX45-CSG484-3, płytka FPGA Anvyl, płytka FPGA Anvyl

Odniesienia

• Instrukcja obsługi